

时钟树与 GIC 中断优先级

数据源：时钟树.pdf（手写笔记整理） | 整理日期：2026-07-22

一、PLL、Prescaler、PFD 的作用

IMX6ULL 时钟树里这三个东西都挂在 24MHz 基础晶振上，但干的事不一样。一句话区分：PLL 只会倍频，Prescaler 只会降频，PFD 两种都能干。

1. PLL —— 锁相环，倍频

- 全称 Phase Locked Loop
- 把输入频率乘以 N，输出更高频率
- $f_{out} = f_{in} \times N = 24\text{MHz} \times N$
- 比如要给 ARM 内核供 528MHz，N 取 22 就行（ $24 \times 22 = 528$ ）

PLL 是“往高了拉”的那个。基础晶振只有 24MHz，内核要跑几百 MHz，靠的就是它。

2. Prescaler —— 预分频器，降频

- 把输入频率除以 M，输出更低频率
- $f_{out} = f_{in} / M = 24\text{MHz} / M$
- 外设不一定都需要高频，有些模块要慢慢跑，就靠它往下压

Prescaler 是“往低了压”的那个。只能除，不能乘。

3. PFD —— 相位分数分频器，倍频/降频都行

- 全称 Phase Fractional Divider
- $f_{out} = f_{in} \times (N / M) = 24\text{MHz} \times N / M$
- $N/M > 1 \rightarrow$ 倍频（往高拉）
- $N/M < 1 \rightarrow$ 降频（往低压）

PFD 最灵活，比值大于 1 就倍频、小于 1 就降频，一个器件兼顾两种用途。IMX6ULL 有 8 路 PFD 输出，给不同外设供不同频率。

三者对比

器件	全称	方向	公式
PLL	Phase Locked Loop	只倍频	$f_{in} \times N$
Prescaler	预分频器	只降频	f_{in} / M
PFD	Phase Fractional Divider	倍频/降频	$f_{in} \times N / M$

二、SOC 时钟配置做了哪些工作

时钟初始化要配三块内容：

1. 配置 ARM 时钟 528MHz —— 内核主频，跑程序的速度就靠它
2. 配置 8 个 PFD 时钟 —— 给各路外设供不同频率

3. 配置 3 个根时钟 —— 总线/外设的根节点时钟

三步走完，时钟树才算搭起来，后面外设初始化才有基准频率可用。

三、GIC 支持多少个优先级？IMX6ULL 中支持多少个？

中断数量

GIC 架构最多支持 1020 个中断（中断 ID 0~1019）。

优先级数量

对象	优先级范围	优先级个数
GIC 架构（理论）	0 ~ 255	256 级
IMX6ULL（实际实现）	0 ~ 31	32 级

GIC 的优先级字段是 8 位，理论上 256 级全用。但 IMX6ULL 的 GIC400 只实现了 5 位，所以实际只有 32 级。

注意：GIC 里数值越大优先级越高，0 是最低优先级。这点跟 NVIC（数字越小越高）相反，容易搞混。

优先级分组

32 级优先级还要拆成两部分：

- 组优先级（抢占优先级）：决定能不能打断当前中断
- 子优先级：组优先级相同时，决定谁先响应

笔记里记的分组是 组优先级 1、子优先级 1。组优先级管抢占，子优先级管同级排序。

速查

- PLL 倍频、Prescaler 降频、PFD 两者皆可，基准都是 24MHz
- SOC 时钟配置三件套：ARM 528MHz + 8 个 PFD + 3 个根时钟
- GIC 理论 256 级优先级，IMX6ULL 实际 32 级，数值越大越高